Vivado Integrated Logic Analyzer（ILA）の使い方

ちょっと小ネタですが、VivadoのIntegrated Logic Analyzer（ILA）を使ったFPGA内の信号観測の方法について記載します。

ILAの使い方は、以下のWebにも詳しい使い方が書いてあるのですが、最新版のVivadoではもっと簡単に設定ができることが分かったのでその内容を記載します（執筆時点ではVivado 2016.3で動作確認しています）。

• Vivado ロジックアナライザの実行手順
• marseeさんの（いつもお世話になっています）Vivado IP Integrator のチュートリアル（Lab1）４（Using MARK_DEBUG）

1. Debug対象信号の指定

マウスの右クリックからMark Debugを選択します。選択した信号にDebugマークがつきます。信号を選択し終わったら、Run connection automationでILAを接続します。以下のように、Debugマークがついた信号がILAに接続されます。

2. 論理合成

Mark DebugをつけたBlock Designで”Run Synthesis”を実行

3. Implementation実行とBitstream生成

通常の手順で”Run Implementation”と”Generate Bitstream”を実行します。

4. デバッグ画面の表示

Hardware Managerを開き、”Open target”をクリック。

Auto Connectをクリック。ターゲットが認識されるので、”Program device”でbitstreamをダウンロードします

ˇ

ZynqデバイスのFCLK_CLK0など、PSからのクロックをロジックアナライザに使用している場合やPSのプログラムで周辺デバイスの初期化などを行なっている場合はは、Xilinx SDKでプログラムを実行してPSを起動します。

その後、”Refresh device”を実行します。デバッグ画面が表示されます。 Waveformウインドウにデバッグ対象にした信号の一覧が表示されています。

5. デバッグ

トリガーにしたい信号をWaveformウインドウからTrigger Setupウインドウにドラッグアンドドロップし、トリガー条件を設定します。

”Run Trigger for this ILA core”ボタンを押すとトリガー条件を検出時に信号が波形表示されます。

以前のように制約ファイル（xdcファイル）にデバッグ用のエントリを追加する必要もありません。デバッグが終わったらデバッグ対象の信号を右クリックして”Clear Debug”を実行し、ILAを削除すれば終わりです。

非常にお手軽に信号観測ができます。